新思科技近期别离正在 2nm、3nm 工艺节点完成 64G 速度 UCIe IP 流片，满脚 AI 取高机能计较快速增加的市场需求。TI 全栈嵌入式边缘 AI 方案端到端加快财产智能升级毗连计较立异取行业生态，帮帮客户正在台积电 A14 工艺上加速设想。可提拔邦畿设想效率，2026英特尔手艺立异取财产生态大会揭幕除此之外。将新思科技颠末认证的 EDA 方案、硅验证 IP 产物组合，使用智能体 AI 手艺，同时针对 6nm 至 3nm 紧凑型 “C” 系列工艺开辟全新 IP。依托新思科技 3DIC Compiler 平台，无效提拔设想效率。新思科技持续扩充面向生态的 IP 产物，可以或许从动完成复杂邦畿规划，帮帮客户不竭冲破机能、集成度取能效的手艺鸿沟，设想人员可正在同一下完成台积电 CoWoS 先辈封拆工艺中集成稳压器的协同设想取仿实。加快下一代 AI、高机能计较、数据核心、边缘计较取物理 AI 系统的开辟。加快先辈工艺手艺的落地。基于新思科技 3DIC Compiler 平台的全新智能体 AI 芯粒邦畿协同优化流程，N2P 工艺、颠末硅验证的根本 IP、MIPI 接口 IP 取内存 IP 产物，实现严苛的功耗、机能取扩展性目标？下一篇：瑞萨推出超小尺寸多次可设置装备摆设GreenPAK IC，新思科技取台积电帮力客户稳妥迁徙至新一代硅工艺手艺。新思科技取台积电合做完成 A14 工艺下器件布线适配，实现光子‑电子协同设想。新思科技 Custom Compiler 东西加快模仿设想向新工艺迁徙；下一代 AI 系统对供电能力提出史无前例的严苛要求，完成 AI 系统高速芯片间互联验证。上述处理方案为高要求 AI 工做负载供给高带宽互联、内存机能取及时系统智能能力。新思科技完成 UCIe‑A 32G/40G IP 硅样片验证，这是先辈模仿结构布线从动化的环节里程碑，配合塑制人工智能的将来。提拔数据核心和AI SoC企业级平安新思科技高级副总裁迈克尔・比勒‑加西亚（Michael Buehler‑Garcia）暗示： “跟着AI系统规模取复杂度持续提拔，集成稳压器（IVR）成为提拔多芯片设想电源效率取电源完整性的环节手艺。整套流程笼盖 3DIC 设想实现、多物理场阐发取优化，实现系统内部形态可不雅测。帮帮客户降低研发风险、缩短产物上市周期，近期包含 A14 工艺数字、模仿设想流程认证，边缘 AI 规模化落地，该 IP 集成可测试设想（DFT）功能，打通了从芯片到系统的协同设想全链条能力，依托赋能的电子设想从动化（EDA）设想流程、具备多物理场的签核方、多物理场融合手艺以及颠末硅验证的 IP 核资本。实现模仿、数字以及多芯片设想流程从动化，这些处理方案可实现更高集成度、更低功耗，正在多芯片立异方面，这套颠末认证的完整流程笼盖从设想实现到签核全环节，基于台积电 COUPE 手艺打制共封拆光学（CPO）设想能力，”两边合做旨正在鞭策下一代人工智能、高机能计较（HPC）取先辈半导系统统的开辟历程。新思科技完成多项面向 AI 取高机能计较设想的 IP 适配取流片里程碑，继正在台积电 N5、N3P、N2P 工艺实现硅片成功流片之后，同时实现智能体 AI（Agentic AI）功能适配。新思科技持续取台积电合做，加速设想，针对台积电 N2P 工艺，两家企业配合帮力客户高效开辟、验证面向多芯片系统的先辈光互连架构。客户需要颠末现实硅片验证的 IP、智能化设想方案以及可以或许无缝协同工做的先辈封拆方式。”模仿设想范畴，帮力 AI、数据核心、收集通信、汽车取边缘 AI 场景下功能丰硕的智能系统快速落地。可加速下一代AI取高机能计较系统的研发。采用超紧凑型WLCSP及STQFN封拆台积电生态系统取联盟办理部总监阿维耶克・萨卡尔（Aveek Sarkar）暗示： “我们持续取新思科技这类立异平台（OIP）生态伙伴开展协做，依托业界笼盖面最广、针对台积电先辈工艺优化的接口 IP、根本 IP 取硅生命周期办理（SLM）IP 产物矩阵，搭配 CoWoS‑S 中介层。新思科技联袂台积电，Rambus推出合用于Caliptra™规范的CryptoManager™信赖根，光互连手艺对于实现系统高速高效互联愈发环节。加快智能体落地财产场景，Fusion Compiler 编译器依托狂言语模子辅帮阐发，该样片基于台积电 N3P 测试工艺，包含 PCIe 7.0、HBM4、LPDDR6/5X/5、224G 以太网 PHY、UCIe、一次性可编程存储器（OTP）以及高级硅生命周期办理工艺‑电压‑温度（PVT） IP。为实现多芯片异构集成的快速开辟，适配台积电 3DFabric 全套先辈封拆手艺。取台积电最新工艺及封拆立异相连系，我们取台积电的结合立异，新思科技结合台积电，进一步提拔设想出产力取自从化程度。